# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-48007

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.5

識別記号

庁内整理番号

FI

技術表示箇所

HO1L 27/04

23/522 23/556

23/60

H 8427-4M

7210-4M

H01L 27/06

101 P

審査請求 未請求 請求項の数9(全 7 頁) 最終頁に続く

(21)出願番号

特願平3-355883

(22)出願日

平成3年(1991)12月21日

(31)優先権主張番号 90830611.1

(32)優先日

1990年12月21日

(33)優先権主張国

イタリア (IT)

(71)出願人 591011409

エツセヂエツセートムソン マイクロエレ クトロニクスエツセ・エツレ・エツレ

SGS-THOMSON MICROEL ECTRONICS SOCIETA A RESPONSABILITA LIM

**ITATA** 

イタリア国 アグラーテ・プリアンツア

20041 ピイア・チ・オリベツテイ 2

(72)発明者 アトス・カンクリーニ

イタリア国 コモ 22100 サリタ・デ

イ・カプチーニ 5/ビ


(74)代理人 弁理士 森 浩之

### (54)【発明の名称】 集積回路パッド用静電的放電保護デバイス及び関連する集積構造

### (57)【要約】

【目的】 従来の保護回路と異なり、放電電流に対する 十分な耐性を有しかつ該放電電流を吸収して素子を保護 できる回路を提供する。

【構成】 パッドに接続されたエミッタ、接地されたコ レクタ及び抵抗を通して前記パッドに接続されたべー ス、及びそのペースとコレクタ間に機能的に接続された 集積ツェナーダイオードを有する横方向の集積トランジ スタを含んで成る集積回路の外部電気接続パッドを過電 圧から保護する回路。



#### 【特許請求の範囲】

【請求項1】 単結晶半導体基板上に形成されたnタイプの導電性エピタキシャル層中に集積された回路の外部電気接続パッドを過電圧から保護するための回路において、前配パッドに接続されたエミッタ、接地されたコレクタ及び抵抗を通して前配パッドに接続されたペース、及びそのペースとコレクタ間に機能的に接続された集積ツェナーダイオードを有する横方向の集積トランジスタを含んで成ることを特徴とする保護回路。

【請求項2】 単結晶半導体上に形成されたn<sup>-</sup> タイプ の導電性エピタキシャル層中に集積された回路の外部電 気接続パッドを過電圧から保護するための集積構造にお いて、

前記パッドのエリアの投影部からある距離離れた前記 n - タイプのエピタキシャル層及び半導体結晶基板とのインターフェイスの第1エリア中に形成された n + タイプ 埋設層、

前記パッド及び前記埋設層のそれぞれのエリア間の分離 距離の中間ゾーン中に形成された第1のn<sup>+</sup> タイプの深 い拡散領域、

前記パッドに向かうサイドに対して実質的に直角な前記 埋設層のサイドに沿って形成され、かつ埋設層とエピタ キシャル層の表面間に広がる少なくとも1個の第2の n + タイプのエピタキシャル層、

横方向のPNPトランジスタのエリア領域を構成し、前 記埋設層に向かう前記第1のn<sup>+</sup> タイプの深い拡散領域 のサイドに沿って設深い拡散領域に隣接して形成され、 かつ該第1のn<sup>+</sup> タイプの深い拡散領域とともに前記パッドの金属化層に電気的に接触している第1のp<sup>+</sup> タイプの運賃性の拡散領域。

そのベース領域が前記第1のp<sup>+</sup> タイプの導電性の拡散 領域から機能的に分離されている前記エピタキシャル層 により構成されている前記PNPトランジスタのコレク タ領域を構成している少なくとも1個の第2のpタイプ の導電性の拡散領域、

前記第2のpタイプ領域の端部に機能的に形成されかつ 接地金属化層に接触している少なくとも1個の第3のコレクタ接触p\*タイプの導電性の拡散領域、

前記埋設層の周縁と前記第1のn \* タイプの深い拡散領域との間の前記エピタキシャル層中の分離ソーンにより構成される抵抗路を含んで成り、前記第2のp タイプの導電性拡散領域の表面部分に導電性のタイプを反転することにより形成されかつ前記第2のn \* タイプの深い拡散領域中に横方向に広がって該第2のn \* タイプの深い拡散領域を通り更に前記埋設層を通りかつ前記第1のn \* タイプの深い拡散領域を通って前記パッドの前記金属化層との電気的接続路を確立するようにした少なくとも1個のn \* タイプの導電性の表面拡散領域を含んで成り、

前記n+ タイプの導電性の表面拡散領域と前記第2のp

2

タイプの導電性の拡散領域間の接合が前記機方向のPN Pトランジスタのコレクタとベース間に接続されたツェナーダイオードを構成していることを特徴とする前記パッドを過電圧から保護する回路。

【請求項3】 他のp- タイプの導電性の拡散領域が、前記第2のpタイプの導電性の拡散領域と前記第3のp + タイプの導電性の拡散領域間に存在し、かつ少なくとも一部が前記n+ タイプの導電性の表面拡散領域と重なり、前記パッドの金属化層が前記ツェナー接合に重なる エリアの絶縁層上に広がり、ツェナー接合のブレークダウンを禁止するための電界プレートを形成する請求項2に記載の集積構造。

【請求項4】 前記 $n^+$  タイプ表面拡散層及び前記 $n^+$  タイプ埋設層の電気的接触路が、それに沿って前記第2 の $n^+$  タイプの導電性の深い拡散領域が形成されているサイドとは反対の埋設層のサイドに沿って形成されている第3 0  $n^+$  タイプの導電性の深い拡散領域を含んで成る請求項2 に記載の集積構造。

【請求項5】 第2のn+ タイプの導電性の表面拡散領20 域が前記第1のn+ タイプの深い拡散領域の表面部分に形成され、かつ前記第1のp+ タイプの導電性の拡散領域とともに前記パッドの前記金属化層に接触している請求項2に記載の集積構造。

【請求項6】 単結晶半導体上に形成されたp タイプ 導電性エピタキシャル層中に集積された回路の外部電気 接続パッドを過電圧から保護するための集積構造におい て、

前記p - タイプエピタキシャル層及び前記パッドのエリアの投影部からある距離離れた半導体結晶基板とのインターフェイスの第1エリア中に形成されたp + タイプ埋

前記パッド及び前記埋設層のそれぞれのエリア間の分離 距離の中間ゾーン中に形成された第1のp<sup>+</sup> タイプの深 い拡数領域

前記パッドに向かうサイドに対して実質的に直角な前記 埋設層のサイドに沿って形成され、かつ埋設層とエピタ キシャル層の表面間に広がる少なくとも1個の第2のp \* タイプのエピタキシャル層、

横方向のNPNトランジスタのエリア領域を構成し、前 配埋設層に向かう前配第1のp<sup>+</sup> タイプの深い拡散領域 のサイドに沿って該深い拡散領域に隣接して形成され、 かつ該第1のp<sup>+</sup> タイプの深い拡散領域とともに前記パ ッドの金属化層に電気的に接触している第1のn<sup>+</sup> タイプの課電性の拡散領域、

そのベース領域が前記第1のn \* タイプの導電性の拡散 領域から機能的に分離されている前記エピタキシャル層 により構成されている前記NPNトランジスタのコレク タ領域を構成している少なくとも1個の第2のnタイプ の導電性の拡散領域、

50 前記第2のnタイプ領域の端部に機能的に形成されかつ

10

接地金属化層に接触している少なくとも 1 個の第3のコレクタ接触 n \* タイプの導電性の拡散領域、

前配埋設層の周縁と前記第1のp+ タイプの深い拡散領域との間の前記エピタキシャル層中の分離ゾーンにより構成される抵抗路を含んで成り、前記第2のn+ イプの導電性拡散領域の表面部分に導電性のタイプを反転することにより形成されかつ前記第2のp+ タイプの深い拡散領域を通り更に前記埋設層を通りかつ前記第1のp+ タイプの深い拡散領域を通って前記パッドの前記金属化層との電気的接続路を確立するようにした少なくとも1個のp+ タイプの導電性の表面拡散領域を含んで成いり。

前記 p \* タイプの導電性の表面拡散領域と前記第2の p タイプの導電性の拡散領域間の接合が前記機方向のNP Nトランジスタのコレクタとベース間に接続されたツェナーダイオードを構成していることを特徴とする前記パッドを過電圧から保護する回路。

【請求項7】 他のn- タイプの導電性の拡散領域が、 前記第2のpタイプの導電性の拡散領域と前記第3のn - タイプの導電性の拡散領域間に存在し、かつ少なくと も一部が前記p- タイプの導電性の表面拡散領域と重な り、前記パッドの金属化層が前記ツェナー接合に重なる エリアの絶縁層上に広がり、ツェナー接合のブレークダ ウンを禁止するための電界プレートを形成する請求項6 に記載の集積構造。

【請求項8】 前記 p + タイプ表面拡散層及び前記 p + タイプ埋設層の電気的接触路が、それに沿って前配第 2 の p + タイプの導電性の深い拡散領域が形成されているサイドとは反対の埋設層のサイドに沿って形成されている第 3 の p + タイプの導電性の深い拡散領域を含んで成る請求項 6 に記載の集積構造。

【請求項9】 第2のp+ タイプの導電性の表面拡散領域が前配第1のp+ タイプの深い拡散領域の表面部分に形成され、かつ前配第1のn+ タイプの導電性の拡散領域とともに前配パッドの前配金属化層に接触している請求項6に配載の集積構造。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、トライボロジー又は他 の同等の効果により生ずる静電的放電から集積回路を保 護するためのデバイスに関する。

[0002]

【従来技術】集積回路の静電的放電に対する鋭敏性を評価するために最も多く使用されている定量的基準は、集積回路の接地ピンを接地したまま各ピンを好適な放電回路に接続することである。静電的放電(ESD)の特色は短時間に大電流が流れることである。最も多く使用されている放電モデルは、1.5 k Qの抵抗に、次いでテストしているピンに接続された100 p F のコンデンサから

成るいわゆる「人体モデル(HBM)」である。チップ中の放電回路が1.5 k Q より遙に小さいインピーダンスを有していると、電流は時間定数ァ=150 n s で指数的に減少する。静電的放電は接合及びゲート酸化物に対して種々の効果を有している。接合の重要な因子は放電の間に消費されてその中に準断熱条件下で加熱を生じさせるエネルギである。それから誘導される温度上昇は局所的には数百度になることがあり、その破壊が実際には生じないとしても適切な集積構造の電気的特性を変化させる欠陥の生成及びノ又はドーパントの移動だけでなく、接合に近い金属化層の金属の溶融を生じさせることがある。

【0003】ESD保護システムの本質的な素子は損傷 を受けることなく全放電電流を導くことのできるデバイ スである。放電の間にそれぞれの「パッド」により達す る電圧は、それを越えると集積回路ダウンストリーム (保護された回路)の接合がブレークダウンを受けてし まう最大限度を越えてはならない。多数のESD保護回 路デバイスが知られ、これらの既知回路が図1A及びB 20 から図6A及びBまでに纏められ、各図のペアのうち第 1の図(A)は保護デバイスの回路ダイアグラムで第2 の図(B)は対応する集積構造を示している。これらの 既知の保護デバイスのそれぞれはいくつかの欠点を有し ている。図1A及びBの保護構造は直流サプライへの接 続を必要とする。集積回路の機能上の理由から、サプラ イ電圧自身より大きい電圧にピンを導かなければならな い場合は、この構造の使用は不可能である。正の放電に 対する耐性は大部分保護された回路自身に依存し、つま り放電路はしばしば予測不能で危険である。

30 【〇〇〇4】図2A及びBに例示されたデバイスは浅く かつ強いn+ 拡散層と比較的弱いp拡散層間のツェナー 効果を利用する。放電条件下のブレークダウンは接合の 円筒部分に局所的に起こり、引続き浅い拡散部中での電 流集中つまり接合自身の限定されたエリア(カープして いるゾーン)内での強い電流集中が起こる。これは、縦 方向に成長する溶融アルミニウム「スパイク」による接 合のホール形成を引起し、あるいは金属化層のアルミニ ウムの電熱移動効果(ツェナーザッピング)により水平 方向のこの接合を浅くしてしまうことがある。実際にこ のデバイスは放電電流吸収用として高度に適している が、他方放電自身に対する貧弱な耐性しか有していな い。いわゆるBCDプロセス(同じチップ上のパイポー う、CMOS及びDMOS集積構造)では共通して使用 される保護構造はベースーコレクタダイオードD 1 であ る(図3A及び日)。このデバイスは図2A及び日のデ パイスより耐性が大きいが比較的高いクランプ電圧 (ペ ースーコレクタブレークダウン)を示し、一般に保護さ れた回路の種々の接合が保護ダイオードが機能を始める 前にブレークダウンを受けやすくなる。

50 【0005】図4A及びBのデバイスは電熱放電現象に

典型的な非常に大きな電流のみを供与するSCR構造を使用する。この保護構造の欠点は、BCD集積回路ではそれを通して放電電流自身に匹敵しあるいはそれより大きい強さの電流を機能的に流すことのできるサブライ電圧に接続されたピンが存在することがあることである。このようなピンの電圧スパイクはSCRの不可逆的トリガリング(ラッチング)を生じさせ、該構造はその電圧が結局非常に小さくなるとしてもトリガリングのクランプ電圧を示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリングのクランプ電圧と示し、従ってトリガリンを生じるりといるでは保護回路の介入を阻害し、更にデバイスが負の放電に対して保護しない。

【〇〇〇6】図5A及びBに示されたデバイスはNMOSトランジスタと共に機能する横方向のNPNトランジスタのトリガリングを利用し、ここでは接地されたゲートが電界プレートとして機能しブレークダウン電圧を減少させる。この解決法の欠点はアバランシェ領域中への熱いキャリアの注入に起因してゲート酸化物の劣化が生ずることであり、更にこれは負の放電に対して保護しない。図6A及びBに示されたデバイスは、この集積構造ではゲートが熱い酸化物層上に存在する金属化層により表されるため、ゲート電圧の上昇により生ずる反転チャンネルの形成を利用する。その欠点は、金属の下の酸化物の厚さに起因する高いクランプ電圧と、この構造が負の放電に対して保護しないことである。

### [0007]

【発明の目的及び概要】従来技術のこのレベルに対し、本発明の目的は、ピン、つまり前述した従来技術の保護デバイスの問題点及び欠点を有しない集積回路の外部電気接続パッドを電熱的放電から保護するための回路及び関連する集積構造を提供することである。 本質的に本発明の回路は、保護されている前記パッドに接続されたエミッタ、接地されたコレクタ及び抵抗を通して前記パッドに接続されたペース、及びそのベースとコレクタ間に機能的に接続された集積ツェナーダイオードを有する横方向の集積トランジスタを含んで成っている。

#### [0008]

【図面の説明】本発明の特徴及び利点は、引き続く本発明の好ましい態様の説明及び添付図面の参照により更に明らかになるであろう。図1A及びBから図6A及びBは、既述の通り、従来技術による回路及びそれぞれの保護集積構造を纏めたものである。図7Aは本発明の好ましい態様である保護デバイスの電気的ダイアグラムであり、図7Bは図7Aに例示された電気的ダイアグラムによる保護デバイスの集積構造を示す集積回路の部分断面図であり、図7Cは図7Bの集積構造の概略部分平面図である。

#### [0009]

【好ましい態様の説明】本発明の好ましい実施例が図7

A、B及びCに示され、ここでは単結晶半導体基板(一般にp-タイプの導電性を有する)上に形成されたn-タイプのエピタキシャル層中に集積された回路のパッドに対する本発明の保護デパイスの典型的な適用例が示されている。実際にこれは集積回路、特にいわゆるBCDタイプ集積回路(同じモノリチックな基板上に集積されたパイポーラ、CMOS及びDMOS構造を含む)を製造するために最も広く使用されている半導体基板のタイプを示している。当業者には周知であるように当然本発明の保護デパイスはそれぞれの回路ノード(及び電流の方向)の全ての導電性と複性を反転することによりp-タイプの導電性のエピタキシャル層に集積された回路にも具現できるものである。

【0010】図7A、B及びCを参照すると、パッドを 保護するための回路デバイスは本質的に同じパッドに接 続されたエミッタ、接地されたコレクタ及び抵抗 r を通 して同じパッドに接続されたベース、及びそのベースと コレクタ間に機能的に接続された集積ツェナーダイオー ドロスを有するPNPトランジスタを含んで成ってい 20 る。集積保護構造の態様が図7日及びCに示されてい る。この構造は、前記パッドの投影部からある距離離れ たエリア内にありp - タイプの導電性の半導体単結晶2 とn<sup>-</sup> タイプの導電性のエピタキシャル層3の間のイン ターフェイスに形成された n + タイプの埋設層 1 を含ん でいる。保護構造の形成の全領域はp+ タイプの導電性 を有する深い分離拡散部4により都合良く分離されてい る。デバイスの表面上のパッドにより占有されるエリア の投影部と埋設層1の端部間の中間ソーンに形成された n \* タイプの導電性を有する第1の深い拡散(シンカ 一)領域5は実質的にエピタキシャル層3の表面から問 30 じエピタキシャル層と単結晶基板2との間のインターフ

ェイスまで縦方向に広がっている。図7日から判るよう

に、第2のn\*タイプの埋設層6を深い拡散部5の基部

に形成するよう選択することができる。 【0011】同様のn+タイプの導電性の深い拡散(シ ンカー)領域を、パッド7の(投影)エリアに向かうサ イドに対して実質的に直角である埋設層1の2個の相対 する端部に沿って形成し、これらの2個のn+ の深い拡 散領域の水平断面のプロフィールが図7Cの概略平面図 中にそれぞれ8及び9で示されている。埋設層1に向か うサイドに沿ったn+ 領域5に隣接して形成された第1 のp\*タイプの導電性の拡散領域10は、横方向のPNP トランジスタのエミッタ領域を構成し、領域5とともに パッドの金属化層11に接触している。横方向に分離され て横方向のPNPトランジスタのコレクタ領域を構成す るpタイプの導電性の拡散領域12(例えばpボディ)が 構成され、眩トランジスタのベース領域は n - タイプの エピタキシャル層3で構成されている。コレクタ領域12 は横方向にp \* タイプの導電性のコレクタコンタクト領 50 域13まで広がることができ、この領域は集積回路の接地

【0012】拡散部12のそして可能なら領域15の少なくとも表面部分の導電性のタイプを反転させることにより形成されn+ /pツェナー接合を形成するn+ タイプの導電性の表面拡散領域16が横方向に広がり、2個のn+ タイプのシンカー領域8及び9のそれぞれに重なる(そのプロフィールは図7 Cの平面図に見ることができる。これにより導電路が、2個のn+ タイプの深い拡散領域8及び9を通る同じn+ タイプ領域16、n+ タイプ領域8及び19を通る同じn+ タイプ領域6、及びパッドの金属化層11間に形成され、この導電路は意図的に図7 Aの回路の抵抗rを構成する埋盤層を含まないn- 導電性エピタキシャル層中の抵抗部分を含んで成っている。図7 Bに示す通り、類似のn+ の表面拡散部を図中に符号17で示すように深い拡散領域5の上端に形成するように選択することもできる。

【0013】デバイスの機能は次の通りである。図中に 例示されたパッドに接続された外部ピンを偶発的にヒッ トすることのある正の放電の間、注入された電流はエピ タキシャルポケット3に接続されたキャパシティをチャ ージし、そのポテンシャルを増加させる。 n + タイプの 浅い拡散部16がパッドに電気的に接続され、一方下に位 置するpタイプ拡散部(pボディ)12は接地されてい る。パッド11の電圧はそれが領域16及び12間のn+/p ボディ接合の平面ゾーンのブレークダウン電圧に達した ときにその増加を停止する。BCDタイププロセスのこ のブレークダウン電圧は比較的低い。ブレークダウン電 流は2個のn \* タイプの深い拡散部(シンカー)8及び 9(図7C)により集められ、次いでn+タイプ埋設層 1を通って、埋設層が無くp+タイプの拡散部10の下に 位置する高抵抗性のn- タイプ (epi) のゾーンに送 られる。この抵抗(r)を横切る電圧低下は、領域10及 びエピタキシャル層3間のp<sup>+</sup> /n<sup>-</sup> (epi)接合の 順方向パイアスを生じさせる。これによりエピタキシャ ル層3中に正孔(ホール)の注入が生じ、これらは次い で横方向のPNPトランジスタのコレクタ領域として機 能するpタイプ領域12により集められる。従って放電電 流の大部分は横方向のPNPトランジスタにより大地へ 運ばれる。領域16及び12間の接合により構成されるツェ ナーダイオードは横方向のPNPトランジスタのペース 電流に領域10とエピタキシャル層3間の接合をパイアス するための電流のみを流す。ツェナー接合を通る電流密 度の減少は本質的なものであり、この接合は電熱放電に 非常に鋭敏な業子である。ツェナー接合のカーブしたソ 一ン中のブレークダウン電流の濃度を更に減少させるた めに、図示の例のように、ステップを形成してn+ ダイ オード拡散部16の平滑なゾーンの下に位置するpタイプ

領域12より弱いp - タイプ拡散領域(例えばpウェル)上にn - 拡散部16の端部を形成することができる。パッドに接続された金属化層11を広げて下に位置するn + ノpツェナー接合を完全に保護するようにすることは更に好ましく、これにより(n + ノp - )接合のカーブする部分中のブレークダウンを更に禁止することを可能とす

【0014】パッド上の負の放電の間、コレクタ/基板接合つまりn+拡散部とn+タイプの埋設層1はp-タイプの基板2に関して順方向にパイアスされ、これは一般に接地される。この放電電流はこの比較的広い順方向パイアス接合を通して大地へ向かう。図7A、B及びCに例示された保護構造は、50から100 Vの間の電圧のBCD(パイポーラーCMOS及びDMOS)タイプの集積回路用の典型的なプロセスの順に従って完全に集積されることができる。この順序は下記のように纏めることができる。

1. pタイプの基板。

る電界プレートが生成する。

- 2.  $n^+$  タイプの埋設層(アンチモンの拡散)。
- 20 3. nタイプのエピタキシャル成長 (リン)。
  - 4. p \* タイプ分離 (トップ分離) (硼素のインプランテーション)
  - 5. n + シンカー (リンの深い拡散)
  - 6. pウェル (NMOSトランジスタのボディ領域のような最適の領域への硼素の弱いインプランテーション)
     7. p<sup>+</sup> (PNPのエミッタ及びコレクタコンタクト用として使用される硼素のより強いインプランテーション)
- 8. pボディ (DMOS、NMOSボディ用に使用され 30 る硼素の中間ドースインプランテーション)
  - 9. n + (NMOSソース及びドレン領域用及びNPNコレクタ及びエミッタコンタクト用として使用される砒素の強い表面インプランテーション)

【0015】この放電保護用の新規な集積構造は、n<sup>+</sup>

/pボディツェナーの比較的低いクランプ電圧をPNP
トランジスタの通電の固有の耐性と組み合わせる。更に
n<sup>+</sup> /pボディツェナーを通る電流はそれが幾ら上昇し
てもいわゆるツェナー「ザッピング」現象を生じさせる
ことができない。この現象は、n<sup>+</sup> 拡散部と接触するア
ルミニウムの電熱的移動とそれに続いてツェナー接合
正孔を形成しそれを短絡させるまで行われる水平なアル
ミニウムチャンネルの形成から成る。本発明の構造で
は、n<sup>+</sup> 領域上にはアルミニウムは存在せず従ってアル
ミニウムスパイクによる接合のホール形成の可能性を排
除する。更にツェナーダイオードは接合のカーブしたゾーンでの電流の濃度を減少させるように構成される。

#### 【図面の簡単な説明】

【図1】図1Aは従来のESD保護回路デバイスの第1 の回路を例示するダイアグラムで、図1Bは図1Aに対 50 応する集積構造である。 【図2】図2Aは従来のESD保護回路デバイスの第2の回路を例示するダイアグラムで、図2Bは図2Aに対応する集積構造である。

【図3】図3Aは従来のESD保護回路デバイスの第3の回路を例示するダイアグラムで、図3Bは図3Aに対応する集積構造である。

【図4】図4Aは従来のESD保護回路デバイスの第4の回路を例示するダイアグラムで、図4Bは図4Aに対応する集積構造である。

【図5】図5Aは従来のESD保護回路デパイスの第5の回路を例示するダイアグラムで、図5Bは図5Aに対応する集積構造である。

【図6】図6Aは従来のESD保護回路デバイスの第6の回路を例示するダイアグラムで、図6Bは図6Aに対応する集積構造である。

【図7】図7Aは本発明の好ましい態 である保護デバイスの電気的ダイアグラムであり、図7Bは図7Aに例示された電気的ダイアグラムによる保護デバイスの集積構造を示す集積回路の部分断面図であり、図7Cは図7Bの集積構造の概略部分平面図である。

10


#### 【符号の説明】

1・・・n\* 埋設層 2・・・基板 3・・・エピタキシャル層 4・・・分離拡散部 5・・・第1のn\* シンカー領域 6・・・第2のn\* タイプ埋設層7・・・
 10 パッド 8、9・・・n\*拡散領域 10・・・第1のp\* 拡散領域11・・・金属化層 12・・・コレクタ領域13・・・コレクタコンタクト領域14・・・接地金属化層

15・・・中間領域 16・・・表面拡散領域 DZ・・


・ツェナーダイオード r・・・抵抗

[図1]




【図2】








[図3]



[図4]







フロントページの続き